オープン標準のコンピュータ アーキテクチャである RISC-V は、オープン ソース ハードウェアの実装を可能にするなど、プロセッサの設計とソフトウェア/ハードウェアの共同設計を変革しています。これは、ソフトウェア開発をハードウェア開発と並行して行うことができ、設計プロセスを加速できることを意味します。今すぐ登録して、RISC-V アーキテクチャとそのエコシステムについて理解を深め、RISC-V コアとシステム オン チップについて詳しく学びましょう。
トレーニングコース
産業用 RISC-V コア [RVfpga] (LFD119x) を備えたコンピューター アーキテクチャ
対象者
このコースは、ジュニアレベル以上の大学のコンピュータ サイエンス、電気およびコンピュータ エンジニア、その他の技術学生、および RISC-V を学習および実験したいと考えているその他の学生を対象としています。
少なく読む
続きを読む
学習内容
このコースでは、RISC-V コンピュータ アーキテクチャの実践的な経験を提供し、RVFpga SoC 用の C および RISC-V アセンブリ コードを開発およびコンパイルする方法、および RVfpga SoC の入出力システムを使用および拡張する方法を教えます。さらに、VeeR EH1 CoreTM のマイクロアーキテクチャを構成し、パフォーマンス カウンターと業界標準のベンチマークを使用してそのさまざまな機能をテストする方法を学びます。最後に、このコースでは、Nexys A7 ボード上でプログラムを実行し、以下を使用してプログラムをシミュレートする方法について段階的に説明します。 Whisper 命令セット シミュレータ (ISS)。 Verilator ベースの RVfpga-ViDBo。 RVfpga パイプライン;そしてRVfpga-Trace。
少なく読む
続きを読む
身につく知識
完了すると、学習者は RISC-V を使用して、プロセッサのセキュリティ、消費電力、パフォーマンスを向上させ、コンピュータ アーキテクチャの将来の形成に役立つようになります。
少なく読む
続きを読む
LFD119x へようこそ!
第1章 インストールと初期デモンストレーション
第2章 RVfpga SoC を使用した C プログラミング
第 3 章 RVfpga SoC を使用した RISC-V アセンブリ プログラミング
第4章 RISC-V 関数呼び出し
第5章 プログラム内での C 関数とアセンブリ関数の混合
第6章 周辺機器と入出力の概要
第 7 章 I/O の増加: 7 セグメント ディスプレイ
第 8 章 その他の I/O: タイマー
第9章 割り込み
第10章 RISC-V VeeRコアの詳細
最終試験（確認済みトラックのみ）
前提条件
- 学習者は、デジタル ロジック設計、高レベル プログラミング (C プログラミングなど)、アセンブリ プログラミング、RISC-V 命令セット アーキテクチャ、プロセッサ マイクロアーキテクチャ、メモリおよび入出力システムなどのトピックについて基本的に理解している必要があります。
システムの前提条件:
- ソフトウェアとオプションのハードウェアは Linux でサポートされており、そのほとんどは Windows と macOS でもサポートされています。 Ubuntu 22.04 仮想マシンにもすべてがインストールされた状態で提供されているため、すぐに Linux 環境で (コンピューターで使用している OS に関係なく) すべてのツールを簡単に使用できます。コースはシミュレーションで完了できるため、ハードウェア (Nexys A7 FPGA ボード) はオプションです。
$0
コースのみ
オンライン、セルフペース
20 ～ 40 時間のコース教材
演習問題と宿題
ディスカッション フォーラム
オンラインコースへの10週間の無料アクセス
オプションの有料修了証明書 (検証済みトラックのみ)
